


ROTEIRO PROJETO 10




DIREITOS AUTORAIS

Este material didático é protegido por Direitos Autorais, sendo vedada a reprodução, distribuição, comercialização de qualquer material ou conteúdo dele obtido, sem a prévia e expressa autorização da Macnica DHW.

O material didático disponibilizado, se constitui em trabalho intelectual, cujos direitos autorais pertencem à Macnica DHW e a Intel, e está protegido por leis nacionais e tratados internacionais, qualquer reprodução ou distribuição, ou utilização comercial, de qualquer conteúdo deste material didático é expressamente proibida e o transgressor será responsabilizado civil e criminalmente na forma da lei.

PROJETO 10

- Escrever em Verilog um testbench que gere um sinal de clock e reset.
- Descrever um sinal que simule a chave com ruído.
- Implementar o contador com reset e valor máximo.
- Instanciar o módulo de debounce.



Para criar um novo projeto usando o New Project Wizard

No Quartus:

Menu **File** -> **New Project Wizard**

Caminho para o projeto:

\\TRN\Roteiros\Projeto 10\projeto-10

Observação:

Se estiver com projeto aberto,
feche-o primeiro no Quartus em:



Menu **File** -> **Close Project**

The image shows a sequence of steps for creating a new project in Quartus Prime Lite Edition:

- (1) The **File** menu is highlighted in the Quartus Prime Lite Edition window.
- (2) The **New Project Wizard...** option is selected from the File menu.
- (Obs) The **Close Project** option is highlighted in the File menu.
- (3) The **Next >** button is highlighted in the **New Project Wizard** introduction dialog.
- (4) The **Directory, Name, Top-Level Entity** dialog is shown. The working directory is set to `C:/TRN/Roteiros/Projeto 10/projeto-10`. The project name is `tb`.
- (5) The project name `tb` is entered in the **What is the name of this project?** field.
- (6) The **Next >** button is highlighted at the bottom of the **Directory, Name, Top-Level Entity** dialog.

(4) Selecionar a pasta do projeto 10
(5) Adicionar o nome do projeto
Para facilitar sugerimos utilizar o nome **tb**

Para criar um novo projeto usando o New Project Wizard (cont)




(8) Adicionar o arquivo tb.v localizado na pasta do projeto 10


(9) Selecionar a Família **MAX 10 (DA/DF/DC/AS/SC)**

Observação:

A seleção da FPGA não é obrigatória neste projeto.




Para criar um novo projeto usando o New Project Wizard (cont)



(12) Não precisamos selecionar nenhuma ferramenta de simulação neste caso.

(14) Verifique todas as configurações de projeto selecionadas e finalize a criação do projeto.



Para modificar o arquivo Verilog

No Quartus:

No Campo **Project Navigator** -> **Files** -> Em Files abra o arquivo **tb.v**

A imagem ao lado mostra o código a ser usado no o testbench

Ao fim salvar o arquivo Verilog.

Observação:

Será feito um **PortMap** vazio, uma vez que é um projeto voltado à simulação interna e não aplicável externamente.

```
1 // testbench
2
3 module tb ();
4
5     reg r_clock;
6     initial begin
7         r_clock = 1'b0;
8         forever #5 r_clock = ~r_clock;
9     end
10
11     reg r_reset;
12     initial begin
13         r_reset = 1'b0;
14         #5 r_reset = 1'b1;
15         #15 r_reset = 1'b0;
16     end
17
18     reg r_key_in;
19     initial begin
20         r_key_in = 1'b1;
21         #50 r_key_in = ~r_key_in;
22         #150 r_key_in = ~r_key_in;
23         #50 r_key_in = ~r_key_in;
24         #30 r_key_in = ~r_key_in;
25         #500 r_key_in = ~r_key_in;
26         #10 r_key_in = ~r_key_in;
27         #10 r_key_in = ~r_key_in;
28         #200 r_key_in = ~r_key_in;
29         #120 r_key_in = ~r_key_in;
30     end
31
32     localparam CNT_MAX = 10;
33     reg [9:0] r_cnt;
34     wire w_cnt_reset;
35     always @(posedge r_clock, negedge w_cnt_reset) begin
36         if (~w_cnt_reset)
37             r_cnt <= 10'b0;
38         else
39             r_cnt <= r_cnt + 10'b1;
40     end
41
42     wire w_cnt_max = (r_cnt == CNT_MAX);
43     wire w_key_debounce;
44
45     debounce dut (
46         .clock      (r_clock),
47         .reset      (r_reset),
48         .key_in     (r_key_in),
49         .cnt_max    (w_cnt_max),
50         .estavel    (w_key_debounce),
51         .cnt_reset  ()
52     );
53
54     reg r_key_final;
55
56     always @(posedge r_clock, posedge r_reset) begin
57         if (r_reset)
58             r_key_final <= 1'b1;
59         else if (w_key_debounce)
60             r_key_final <= r_key_in;
61     end
62
63 endmodule
```

Para compilar o projeto


No Quartus:

Menu **Processing** -> **Start Compilation**

Observação:

Ao compilar, aparecerão erros no Quartus, isso ocorre porque não é um código sintetizável, e sim voltado a simulação. Portanto não será possível validar o código no Quartus, mas será possível no ModelSim.

Quartus Prime Lite Edition - C:/TRN/Roteiros/Projeto 09/projeto-09/debounce - debounce



Tasks		Compilation	
		Task	
×	▼	▶ Compile Design	(3)
×	>	▶ Analysis & Synthesis	
	>	▶ Fitter (Place & Route)	
	>	▶ Assembler (Generate programming)	
	>	▶ Timing Analysis	
	>	▶ EDA Netlist Writer	
		■ Edit Settings	
		🔧 Program Device (Open Programmer)	

Type	ID	Message
×	10119	Verilog HDL Loop Statement error at tb.v(8): loop with non-constant loop condition must terminate within 250 iterations
×	12153	Can't elaborate top-level user hierarchy
>		Quartus Prime Analysis & Synthesis was unsuccessful. 2 errors, 2 warnings
×	293001	Quartus Prime Full compilation was unsuccessful. 4 errors, 2 warnings

Obrigado

